当前位置：首页 > news >正文

[MSPM0开发]之三MSPM0G3507之时钟系统

news 来源：原创 2025/9/13 5:07:35

一、MSPM0G3507时钟模块概述

MSPM0G3507的时钟系统隶属于其电源管理和时钟单元 (PMCU) 。
PMCU主要负责电源管理、时钟配置和复位控制功能。
时钟模块包含内部和外部振荡器 oscillators、时钟监测器 clock monitors以及时钟选择和控制逻辑。
提供了频率时钟计数器frequency clock counter，用于根据LFXT/LFCLK_IN 或 IO 引脚上提供的基准周期/脉冲来检查和/或校准高速时钟的频率。

二、时钟模块系统框图

始终框图

2.1 时钟源

时钟源共有6个
内部时钟源：
③内部低速晶体振荡器LFOSC（典型频率为 32kHz）
⑥内部高速晶体振荡器SYSOSC（出厂修整频率为 4MHz 或 32MHz，用户修整频率为 16MHz 或 24MHz）
外部时钟源：
①外部低速数字时钟LFCLK_IN
②外部低速晶体振荡器LFXT（典型频率为 4-48MHz）
④外部高速数字时钟HFCLK_IN
⑤外部高速晶体振荡器HFXT（典型频率为 4-48MHz）

2.2 系统时钟和外设时钟概述

时钟模块根据时钟源输入，生成供器件使用的各种功能时钟。
• 系统时钟
– MCLK： PD1 外设和 PD1 总线的主系统时钟
– CPUCLK： CPU 时钟，源自 MCLK
– ULPCLK： PD0 外设和 PD0 总线的主系统时钟，源自 MCLK
– MFCLK：固定 4MHz 时钟，与 MCLK/ULPCLK 同步
– MFPCLK： 4MHz 固定时钟
– LFCLK：固定 32kHz 时钟，与 MCLK/ULPCLK 同步
– HFCLK：高频外部时钟
– HSCLK：供 MCLK 使用的高速可配置时钟，来自 SYSPLL 或 HFCLK
• 外设专用时钟
– ADCCLK： ADC 采样周期时钟
– CANCLK： CAN-FD 模块功能时钟
– RTCCLK：固定 32kHz 时钟直接连接 RTC
• 外部时钟
– CLK_OUT：带有分频器的外部时钟输出，用于将时钟推送到外部电路
在 SHUTDOWN 模式下，所有时钟都被禁用。

2.2.1 MCLK概述及运行中MCLK时钟源的切换

MCLK 是主系统时钟以及所有同步时钟（ MCLK、 CPUCLK、 ULPCLK、 MFCLK 和 LFCLK）的同步根点。
MCLK 源可通过无干扰时钟多路复用器进行选择，并且可以在运行时由用户软件动态更改。在进入停止和待机模式时或在异步快速时钟请求期间，也可以由硬件自动更改此源。
启动后，默认情况下 MCLK 以 SYSOSC 为时钟源
运行模式下将 MCLK 从 SYSOSC 切换到 LFCLK

如果启用了任何高速振荡器（ SYSPLL、 HFXT、 HFCLK_IN），请先禁用它们，然后继续操作
验证 MCLK 以 SYSOSC 为时钟源（ CLKSTATUS.CURMCLKSEL 清零）
如果 SYSOSC 未以基础频率运行，并且在将 MCLK 切换为 LFCLK 时要将 SYSOSC 保留为启用状态，则先将 SYSOSC 设置为基础频率，然后继续操作
设置 MCLKCFG.USELFCLK 以将 MCLK 切换到 LFCLK 并使 SYSOSC 保留为启用状态，或设置SYSOSCCFG.DISABLE 以将 MCLK 切换到 LFCLK 并禁用 SYSOSC
运行模式下将 MCLK 从 LFCLK 切换到 SYSOSC
验证 MCLK 以 LFCLK 为时钟源（设置了 CLKSTATUS.CURMCLKSEL）
清除 MCLKCFG.USELFCLK 或 SYSOSCCFG.DISABLE，以其中哪个已设置为将 MCLK 切换到 LFCLK 为准
运行模式下将 MCLK 从 SYSOSC 切换到 HSCLK，请执行以下操作
验证 MCLK 以 SYSOSC 为时钟源（ CLKSTATUS.HSCLKMUX 清零）。
根据各自的要求启用所需的高速源（ SYSPLL、 HFXT、 HFCLK_IN）。
通过 HSCLKCFG.HSCLKSEL 控件选择所需的 HSCLK 源
验证设置了 CLKSTATUS.HSCLKGOOD，以指示所选的 HSCLK 源有效。
设置 MCLKCFG.USEHSCLK 以将 MCLK 切换到 HSCLK。
运行模式下将 MCLK 从 HSCLK 切换到 SYSOSC，请执行以下操作
验证 MCLK 以 HSCLK 为时钟源（设置了 CLKSTATUS.HSCLKMUX）。
清除 MCLKCFG.USEHSCLK 以将 MCLK 切换到 SYSOSC。
等待 CLKSTATUS.HSCLKMUX 清零，这表示 MCLK 现在以 SYSOSC 为时钟源。
如果需要，禁用任何高速时钟源（ SYSPLL 或 HFXT）
运行模式下将 MCLK 从 HSCLK 切换到 LFCLK，请执行以下操作
验证 MCLK 以 HSCLK 为时钟源（设置了 CLKSTATUS.HSCLKMUX）。
清除 MCLKCFG.USEHSCLK 以将 MCLK 切换到 SYSOSC
等待 CLKSTATUS.HSCLKMUX 清零，这表示 MCLK 现在以 SYSOSC 为时钟源
禁用任何已启用的高速源（ SYSPLL、 HFXT、 HFCLK_IN）
等待使 CLKSTATUS.HSCLKSOFF 有效，这表示高速时钟关闭
设置 MCLKCFG.USELFCLK 以将 MCLK 切换到 LFCLK，同时使 SYSOSC 保留为启用状态，或设置SYSOSCCFG.DISABLE 以将 MCLK 切换到 LFCLK 并禁用 SYSOSC
运行模式下要将 MCLK 从 LFCLK 切换到 HSCLK，请执行以下操作
验证 MCLK 以 LFCLK 为时钟源（设置了 CLKSTATUS.CURMCLKSEL）
清除 SYSOSCCFG.DISABLE 或 MCLKCFG.USELFCLK（根据之前设置的是哪个）
等待 CLKSTATUS.CURMCLKSEL 清零，这表示 MCLK 现在以 SYSOSC 为时钟源
根据各自的要求启用所需的高速振荡器（ SYSPLL、 HFXT、 HFCLK_IN）
通过 HSCLKCFG.HSCLKSEL 控件选择所需的 HSCLK 源
验证设置了 CLKSTATUS.HSCLKGOOD，以指示所选的 HSCLK 源有效
设置 MCLKCFG.USEHSCLK 以将 MCLK 切换到 HSCLK
1. 当 MCLK 当前以 HSCLK 为时钟源时，要修改HSCLK 的时钟源，需将MCLK 的时钟源切换为SYSOSC，等修改HSCLK 的时钟源后，再换回来。
2. MCLK 从 LFCLK切换到 HSCLK，或从 HSCLK 切换到 LFCLK， MCLK 需要首先切换到 SYSOSC，然后再切换到最终时钟源。

2.2.2 CPUCLK

处理器时钟（ CPU 时钟）始终直接来自 MCLK，并且在 RUN 模式下以 MCLK 频率运行。在所有其他电源模式下， CPUCLK 被禁用。

2.2.3 ULPCLK（低功耗时钟）

ULPCLK 是 PD0 电源域中的外设的总线时钟。 ULPCLK 支持高达 40MHz 的工作频率，通过MCLK时钟源经UDIV分频后得到高速时钟。
ULPCLK 频率取决于 MCLK 配置和所选的功率模式。
PD0 电源域限制时钟频率≤40MHz
不通工作模式下ULPCLK的配置：

2.2.4 MFCLK（中频时钟）

MFCLK 为器件上的各种外设提供一个连续 4MHz 时钟。 MFCLK 4MHz 速率始终源自 SYSOSC。
MFCLK 可供在运行、睡眠和停止功耗模式下需要恒定时钟源的计时器和串行接口等外设使用。
在 SYSRST 之后， MFCLK 最初处于禁用状态。通过设置 SYSCTL 中 MCLKCFG 寄存器的 USEMFTICK，可以
在软件中启用 MFCLK。 MFCLK 仅在运行、睡眠和停止功耗模式下处于活动状态，并且必须启用 SYSOSC，MFCLK 才能运行。
外设可以通过其各自的 CLKSEL 多路复用器，选择 MFCLK 作为其功能时钟源。
并非所有外设都支持从 MFCLK运行。

2.2.5 MFPCLK（中频精密时钟）

在运行、睡眠或停止模式下， MFPCLK 为外部时钟输出 (CLK_OUT) 多路复用器和 12 位 DAC 模块提供一个连续的 4MHz 时钟。与 MFCLK 还可产生供大多数外设使用的连续 4MHz 时钟不同， MFPCLK 与 MCLK/ULPCLK 异步，它既可以使用 SYSOSC 作为时钟源，也可以使用 HFCLK（ HFXT 或 HFCLK_IN）作为时钟源，以提高 DAC的精度，从而改善 DAC 的性能。

2.2.6 LFCLK（低频时钟）

LFCLK 为器件上的各种外设提供连续的 32kHz 时钟。在 BOOTRST 之后， LFCLK 最初以内部 32kHz 振荡器(LFOSC) 为时钟源。启动后， LFCLK 可由软件切换到低频晶体振荡器 (LFXT) 或低频数字时钟输入(LFCLK_IN)。
LFCLK 在运行、睡眠、停止和待机功耗模式下处于活动状态。

2.2.7 HFCLK（高频外部时钟）

高频外部时钟 (HFCLK) 是高频外部时钟选择多路复用器的输出
HFCLK 仅在运行和睡眠模式下可用。

2.2.8 HSCLK（高速时钟）

高速时钟 (HSCLK) 是高速时钟选择多路复用器的输出
HSCLK 仅在运行和睡眠模式下可用

三、检查时钟状态

SYSCTL 中的 CLKSTATUS 寄存器是一个只读寄存器，用于指示时钟模块的当前配置和状态。
CLKSTATUS 中提供的主要状态信息包括：
• 当前的 SYSOSC 频率
• 当前的 HSCLK 选择
• 当前的 LFCLK 选择
• 当前的 MCLK 选择
• HFCLK 和 SYSPLL 状态
• LFXT 状态
• LFOSC 状态
• HSCLK、 HFCLK 和 SYSPLL 被禁用的状态指示
• 在外设请求了时钟但无法生成时钟时出现的错误指示
CLKSTATUS寄存器

相关寄存器
在这里插入图片描述

一、MSPM0G3507时钟模块概述

二、时钟模块系统框图

2.1 时钟源

2.2 系统时钟和外设时钟概述

2.2.1 MCLK概述及运行中MCLK时钟源的切换

2.2.2 CPUCLK

2.2.3 ULPCLK（ 低功耗时钟）

2.2.4 MFCLK（ 中频时钟）

2.2.5 MFPCLK（ 中频精密时钟）

2.2.6 LFCLK（ 低频时钟）

2.2.7 HFCLK（ 高频外部时钟）

2.2.8 HSCLK（ 高速时钟）

三、 检查时钟状态

相关文章：