当前位置：首页 > news >正文

光纤接口、GTX高速收发器基础知识学习、光口眼图测试--FPGA学习笔记28

news 来源：原创 2025/6/9 10:57:58

----素材来源原子哥

一、光纤接口简介

光纤接口是用来连接光纤线缆的物理接口，简称为光口。其原理是利用了光从光密介质进入光疏介质从而发生了全反射。通常有 FC、 SC、 ST、 LC、 D4、 DIN、 MU、 MT 等等各种形式接口。

（1） SC 型光纤接口：

这是一种由日本 NTT 公司开发的光纤连接器。其外壳呈矩形，采用的插针与耦合套筒的结构尺寸和FC 型完全相同。其中插针的端面多采用 PC 或 APC 型研磨方式；紧固方式是采用插拔销闩式，不需旋转。此类连接器价格低廉，插拔操作方便，介入损耗波动小，抗压强度较高，安装密度高。 ST 和 SC 接口是光纤连接器的两种类型，对于 10Base-F 连接来说，连接器通常是 ST 类型的，对于 100Base-FX 来说，连接器大部分情况下为 SC 类型的。 ST 连接器的芯外露， SC 连接器的芯在接头里面。

（2） FC 型光纤接口：

这种连接器最早是由日本 NTT 研制。 FC 是 Ferrule Connector 的缩写，表明其外部加强方式是采用金属套，紧固方式为螺丝扣。最早， FC 类型的连接器采用的陶瓷插针的对接。此类连接器结构简单，操作方便，制作容易，但光纤端面对微尘较为敏感，且容易产生菲涅尔反射，提高回波损耗性能较为困难。后来，对该类型连接器做了改进，采用对接端面呈球面的插针(PC)，而外部结构没有改变，使得插入损耗和回波损耗性能有了较大幅度的提高。

（3）LC型光纤接口：

LC 型连接器是著名 Bell (贝尔)研究所研究开发出来的，采用操作方便的模块化插孔(RJ) 闩锁机理制成。其所采用的插针和套筒的尺寸是普通 SC、 FC 等所用尺寸的一半，为 1.25mm。这样可以提高光纤配线架中光纤连接器的密度。目前，在单模 SFF 方面， LC 类型的连接器实际已经占据了主导地位，在多模方面的应用也增长迅速。

（4） ST 型连接器：

· ST 连接器，是一种快速连接头，由中国广东深圳市科腾光电技术有限公司开发研制。广泛应用于光配线架(ODF)、光纤通信设备等。光纤适配器用于光纤活动连接器之间的接续、耦合。根据光纤活动连接器的连接头选择型号。利用良好烧结技术确保质量优异和高强度、高稳定度。

二、高速收发GTX

在设计光口、 PCIE、 SATA、 XAUI 等高速接口的时候必须使用 FPGA 专用的高速收发器接口才行，否则无法满足高速率通信的性能要求。
高速收发器以 Xilinx 为例，在 7 系列中有 GTP、 GTX、 GTH、 GTZ（通信速率依次增大）而在 Zynq UltraScale+ MPSoC 系列中高速收发器又分为 GTR、 GTX、 GTY（通信速率依次增大），这些高速收发器在支持的最大通信速率上不相同，适用的场景也不相同。

7 系列中的 GTX 收发器是节能型收发器，支持从 500mb /s 到 12. 5 Gb/s 的线路速率。一般应用于 PCIE、SFF、 SFP+、 XAUI、 SATA 等高速接口设计。

GTX整体框图如下：

从上图中可以看到，在 FPGA 器件内部一共拥有 16 对高速收发器 GTX，每一对收发器组成一个通道Channel，每 4 个 Channel 组成一个 Quad，一个 Quad 其实就代表一个 BANK。在 Z100 ZYNQ 中一共拥有 4个 BANK 即 4 个 Quad 的高速收发器。

1、每个Quad结构：

GTX 接口每 4 对组成一个 Quad（一个 BANK），在这个 Quad 当中每一对高速收发器称之为 Channel，每个 Channel 都拥有一个自己私有的时钟锁相环 CPLL，用来给 GTX 接口提供参考时钟。除了 CPLL 之外，在这个 Quad 当中还有一个共享时钟锁相环 QPLL。 QPLL 相比较于 CPLL 最大的区别就是支持的时钟速率不相同， CPLL 提供的时钟工作范围是 1.6Ghz~3.3Ghz，支持的最高线速度为 6.6Gb/s，超过这个速率就要选择QPLL。QPLL的工作频率在低波段模式时为5.93 GHz到8.0GHz，在高波段的工作频率为9.8GHz~10GHz。在这个 Quad 外围大家还看到了 IBUFDS，在 GTX 通信过程中，外围物理引脚 PIN 都是差分信号，所以需要经过 BUFDS 对信号进行差分和单端的相互转换。

2、时钟拓扑

要想正确的使用 GTX 首先就要了解它整个时钟的拓扑结构。对于一个 Quad 来说每个 CPLL 都属于单独的 Channel 模块，它只能给自己的私有通道提供参考时钟。而 QPLL 是共享时钟锁相环属于 Common 模块，可以给整个 Quad 的所有通道提供参考时钟。那么 CPLL 和 QPLL 它们自己的源时钟又来自哪里呢？如下图所示：

无论是 QPLL 还是 CPLL 它的源时钟都有 7 路来源，具体说明如下表所示

两路来自外部时钟引脚对，经过 IBUFDS 后转换成单端时钟信号就可以接入 CPLL；还有四路来自上下 Quad，当 FPGA 中不止一个 Quad 的时候当前 Quad中的 GTX 参考时钟可以来自上面的两个 Quad 也可以来自下面的两个 Quad，注意最多只能跨两个 Quad，最后一路时钟来源是内部逻辑产生的时钟，只能用作内部测试

在本节实验中我们选择外部时钟源作为 QPLL 和 CPLL 的参考时钟，结构如下

从上图中可以看到外部晶振提供参考时钟经过 IBUFDS 后转换成单端时钟进入高速收发器的 Quad，从而作为 QPLL 和 CPLL 的参考时钟。

3、时钟使用方式

时钟的使用模式，主要分为两种使用模式，一种是 Single 外部输入模式另一种是 Multiple 外部输入模式，如下图所示。很容易就能理解 Single 和 Multiple 这两种模式的区别，主要就是外部输入时钟的数量区别。

Single 外部输入模式

Multiple 外部输入模式

4、Channel 的结构

从上图中可以看到单个 Channel 由发送接口和接收接口组成，每个接口又分为两部分结构，这两部分结构分别是 PMA 和 PCS。 PMA 和 PCS 内部又由许多功能模块构成。

5、GTX数据回环

GTX 的数据回环可以分为近端回环和远端回环，近端回环中又分为近端 PCS 回环和近端 PMA 回环，远端回环也一样分为远端 PCS回环和远端 PMA 回环。回环的数据一般是使用内部的模式生成器产生 PRBS 数据然后经过回环路径后到达模式检查器去检查接收到的数据是否和生成的数据一致，从而判断通信路径的通信性能。

从上图中可以看到路径 1 就是近端 PCS 回环，也就是单个收发器内部的 PCS 之间回环，这种回环几乎不使用，因为单纯在单个收发器的内部逻辑功能块之间回环并不能说明通道的性能；路径 2 近端 PMA 回环是单个通道之间 TX 和 RX 的数据回环可以验证单个通道接收和发送的通信性能；路径 3 和 4 是远端的 PMA与 PCS 回环，可以验证对向的 GTX 性能。
关于 GTX 收发器总结一下就是 GTX 的接收和发送通道都由 PMA 和 PCS 两部分组成，其中 PMA 的主要功能就是进行串并转换和模拟电路的处理，而 PCS 由诸多逻辑功能块组成，可以对并行数字电路的数据进行各种编码处理，相位偏移处理，跨时钟域数据缓冲处理等等。

三、IBERT简介

IBERT 是 Xilinx 官方为高速收发器提供的一个性能演示平台 IP，通过这个 IP 可以配置 GTX 收发器的时钟拓扑，通道速率，逻辑宽度等属性。并可以调用 GTX 内置的 PRBS 模块，用来产生伪随机序列码和检查伪随机序列码，一般称这个 PRBS 模块为模式生成器和模式检查器。

IBERT 设计中启用的每个 GTX 收发器都有一个模式生成器和一个模式检查器。模式生成器通过发射器发送数据。模式检查器通过接收器接收数据，并根据内部生成的模式对其进行检查。 IBERT 提供 PRBS 7 位，PRBS 15 位， PRBS 23 位， PRBS 31 位， Clk 2x(101010…)和 Clk10x(11111111110000000000…)模式。使用模式检查器逻辑，将传入的数据与内部生成的模式进行比较。当检查器接收到连续 5 个周期的数据且没有错误时，就认为链接成功。链路信号链接成功后，如果后续通信中检查器连续接收到 5 个周期的数据错误，则认为链路信号链接失败。内部计数器累积接收到的字数和错误数。

除此之外， IBERT 还与 JTAG 通信相关联，在整个运行过程中可以在 Vivado 界面观测到整个 IBERT 的运行状态，还可以通过 DRP 接口动态修改 GTX 的配置属性。

上表当中只摘取了 IBERT 的部分引脚，对于 IBERT 的参考时钟来说它不仅可以来自外部的专用时钟输入引脚，也可以来自南北专用的时钟路由，在本节实验中选择的是外部专用时钟引脚提供参考时钟，所以剩下的南北时钟路由接口全部接地，对于这些南北时钟路由接口就没有放入上表中了。

四、硬件设计

TX_disable 在使用的时候需要将这个使能打开，所以代码中要给这个引脚低电平。

4 对 GTX 收发器所在的 BANK（本节实验只使用了 BANK109）了，大家可以看到两路外部时钟引脚分别从差分引脚对 AD10、 AD9 和 AF10、 AF9 进入 BANK，其中 CLK0 对应的是光口的外部输入时钟，频率为 156.25Mhz。这个时钟是由外部晶振产生的如下图所示。

五、设计目标

利用官方提供的 IBERT IP 去验证板载光口以及外接光模块的通信性能，具体的验证方式是在 Vivado 软件中观察光口眼图，通过眼图来确认通信的质量。

六、程序设计

Component Name：给当前 IP 命名。
Number of Protocols：协议数量选择，最高支持自定义三种协议通信。
LineRate(Gbps)：当前协议的通道速率，GTX 支持的速率范围是 500mb /s到12. 5Gb/s。DataWidth：默认 32 位。
Refclk(MHz)：板载的外部专用时钟输入是 156.25MHz，所以这里选择 156.25MHz。
Quad Count：当前芯片型号有四个 Quad，这里选择 1。
PLL：这里的通信速率已经达到 10Gbps 所以推荐选择 QPLL。

GTX Location：选择 Quad 位置，本节实验选择 Quad_109。
Protocol Selected：协议选择，本节实验在“Number of Protocols”选项中选的是 1 个协议，所以这里默认就一个。
Refclk Selection：参考时钟选择，在硬件设计部分已经介绍过 CLK0 是光口收发器的外部输入时钟，所以这里选择 MGTREFCLK0_109。

Source： IBERT 的系统时钟来源可以选择外部输入，也可以选择 Quad 时钟，本节实验选择 Quad 时钟。

生成官方示例

添加使能信号

七、下载验证

待光模块到了之后更新