当前位置：首页 > news >正文

我们为什么要模拟

news 来源：原创 2025/6/27 23:01:27

大约 25 年前，当我开始从事高速 PCB 设计时，速度很慢，层数少，介电常数和损耗角正切很高，设计裕量很宽，铜粗糙度无关紧要，玻璃编织样式也无关紧要。我们称电介质为“FR-4”，它们的特性并不重要。快速 PCI 总线的运行频率仅为 66 MHz。

随着 1990 年代及以后速度的提高，PCB 制造商获得了用于设计叠层和拨入目标阻抗的软件工具。在此过程中，他们将获取 PCB 层压板库，在设计过程的后期向 OEM 客户提供建议的叠层，包括材料厚度、铜厚度、介电常数和走线宽度——在初始信号完整性仿真和分析后的几周或几个月内。

速度在 2000 年代继续提高;设计裕度继续收紧，OEM 工程师开始以毫伏（mV）和皮秒（ps）为单位跟踪信号。图 1 说明了从 2000 年开始的这些趋势，强调了 PCI Express 的发展轨迹，从 2010 年的 PCIe 3.0 到即将到来的 PCIe 6.0。

图 1：自 2000 年以来，互连速度以
每秒千兆比特（Gbps）为单位增加。
（您的作品确实如此。

在网络研讨会和培训活动中，我经常提出这个问题：“我们为什么要进行仿真？我问是因为这些答案告诉我很多关于听众的信息，很久以前，一些睿智的老人告诉我和我的同学们要 “永远了解你的听众”。

当我问这个问题时，我得到的答案包括更快的信号传输速度、计算阻抗或损耗、睁开眼睛并避免符号间干扰、控制串扰等。这些都是很好的答案，但在我看来有点边缘化。

一位精明的信号完整性从业者提出，我们进行仿真仅有两个原因：

1. 做出设计决策（即在设计过程中评估权衡）。

2. 在制造前验证设计（验证）。

设计师真正关心的唯一问题是，“它会奏效吗，效果如何？这意味着模拟应该能够生成与设计成功或失败相关的有形指标。很公平。

这是对“我们为什么要仿真”的一个很好的描述，但到目前为止，我从未听到有人提到在我看来，信号完整性（SI）或电源完整性（PI）仿真的最根本原因：预测物理世界对电气世界的负面影响，并主动减轻或防止负面影响。

您可以拥有价值数十万美元的 VNA、示波器和仿真软件，但除非您仔细建模 PCB 制造细节，否则仿真将无效。高速设计和高速设计之间的桥梁（适用于多个制造商）穿过 PCB 的主干 — 叠层 — 它触及每个高速信号。图 2 中我的鸡抓挠说明了这一点。（是的，我知道如何使用 PowerPoint。

图 2：信号完整性
或电源完整性仿真的根本原因是预测物理世界对电气世界的

负面影响，并主动减轻或防止这些负面影响
。（您的作品确实如此。

向仿真的逐步演变

多年来，我跟踪了向模拟硬件性能发展的五个不同阶段，如图 3 所示。

为此，我们需要尽最大努力 “模拟我们将要构建的内容”，如图 2 所示。一个好的仿真器可以加快您试验替代方案的速度，使工程师不仅可以优化信号质量，还可以进行成本权衡。

图 3：大多数公司使用这
五种方法的某种组合来解决信号完整性问题。

但这不仅仅是拥有昂贵的仿真工具。在我的工作中，我的办公桌上摆满了相当多的 PCB 叠层，根据给定设计中涉及的人员或工具，许多设计团队可以改进影响阻抗和信号损耗的制造参数。在越来越高的速度下，信号完整性的关键因素现在不仅包括阻抗，还包括损耗、铜粗糙度和玻璃编织偏斜。事实上，物理构建 PCB 过程中发生的一切都会以负面方式影响信号质量，不仅需要一个 PCB 叠层，还需要考虑与设计相关的每个 PCB 制造商的叠层中的细节。

影响阻抗的因素

EDA 工具，包括我公司制造的工具，如果您知道它们真正在建模什么，那么它们可能非常有用。即使在这里，结果也只能与输入的数据一样好。表 1 显示了影响阻抗的主要参数，包括它们的相对贡献。

如果你从上到下研究这个列表，从更好地处理介电厚度开始，然后逐步降低，你将更好地拨入你的标称参数，并有足够的余量，知道你不会掉下悬崖。然而，每周我都会看到工程团队努力使用价值可疑的数据集进行复杂的分析，并且没有完全掌握上述参数和优先级（1 到 7）。

例如，我从未见过 PCB 制造商使用实际 PCB 布局中详细的每层铜百分比值来计算压制预浸料厚度。表 1 中的数字 4 可能特别有问题。我在硬件 OEM、PCB 制造商和层压板制造商中进行了广泛的搜索，我认为介电常数是 PCB 制造中最不为人知的参数。走线宽度（#5）与制造商的蚀刻工艺密切相关。研究表明，PCB 供应商通常分别为半盎司铜和 1 盎司铜保持大约 0.25 密耳的蚀刻背板和 0.5 密耳的蚀刻背板。先进的 PCB 制造商可以将这些数字提高到半盎司铜的 0.17 mils 和 1 盎司铜的 0.45 mils。了解制造商可以维护什么并在仿真中对其进行建模可以将阻抗精度提高几欧姆。

表 1：影响阻抗的因素。（数据由 Happy Holden 提供。[1])

表 2：铜箔有多种厚度，按重量测量。此处显示了多层 PCB 中最常用的厚度，包括根据 IPC-4562A 的标称厚度。

铜厚度（#6）是影响阻抗的另一个参数。我经常看到工程师、设计师和 EDA 工具将半盎司铜的标称铜厚度四舍五入为 0.7 mils （18 μm）、1.4 mils （36 μm）和 2.8 mils （71 μm）。我通常不反对四舍五入，但是当你四舍五入的方向错误时，它需要被质疑。表 2 列出了实际厚度和换算。

电路板厚度也会受到影响。在四层设计中，差异可能并不显着，但在使用 1 盎司铜的 20 层设计中，如果假设错误，您的电路板厚度将相差多达 4 mils。我很确定机械工程师，如果没有其他人，如果 PCB 设计师使用更锋利的铅笔工作，他们会很感激。

结论

每当我与 SI 顾问（以 SI 咨询为生的人）面对面交谈时，我都会问他们这个问题：“在您参与的所有存在严重 SI 问题的跳烟项目中，有多少项目存在叠层问题？

到目前为止，我得到的唯一答案是“100%”。总而言之，我注意到影响阻抗的因素会使您的设计接近容差目标的边缘。因此，这不仅仅是关于拥有一个昂贵的模拟器，而是关于为其提供正确的参数值，这也是我在过去几年中与我的公司 Z-zero 一起关注的大部分内容。如果你有任何关于这个主题的战争故事，请给我发一封电子邮件。我总是喜欢听到一线设计师的声音。

引用

快乐的霍尔顿，电子邮件通信，
2020 年 12 月。

相关文章：