TMS320F28P550SJ9学习笔记8：I2C通信的结构体寄存器配置的了解

继续学习IIC通信的寄存器配置方式：尝试使用寄存器方式配置了解I2C a

没条件完整测试IIC功能，具体的修改与测试留在下文，这里只贴出全部代码，就不提供工程了

文章提供测试代码讲解、完整工程下载、测试效果图

目录

IIC通信引脚：

I2CPSC 寄存器配置：

I2CCLKH 和 I2CCLKL寄存器配置：

I2CMDR 寄存器配置：

I2CCNT 寄存器配置：

I2CDRR 和 I2CDXR寄存器配置：

I2CEMDR 寄存器配置：

I2CFFRX 寄存器配置： 

 I2CFFTX 寄存器配置：

I2CIER 寄存器配置：

 I2CISRC 寄存器配置：

 I2COAR 寄存器配置：

 I2CSTR 寄存器配置：

I2CTAR 寄存器配置：

整体寄存器相关代码配置：

I2C中断服务函数：

测试效果图：

完整工程下载：

---

我的单片机平台是这个：

IIC通信引脚：

GPIO26     SDA

GPIO27     SCL

I2CPSC 寄存器配置：

分频 辅助设定I2C 模块的频率，从SYSTICK分频而来

这里设定的分频可以将I2C模块的频率设定为10Mhz

    //  SYSTICK 150MHz ---> IIC 10Mhz //  150MHz / (14 + 1 ) = 10Mhz I2caRegs.I2CPSC.all=14; // PSC > 1   d = 5

I2CCLKH 和 I2CCLKL寄存器配置：

设定I2C时钟线频率

    // 设定I2C 时钟线频率  10MHz / (10 + d) + (5 + d) = 400 k I2caRegs.I2CCLKH=5; I2caRegs.I2CCLKL=10; 

I2CMDR 寄存器配置：

手册3216页:

    //这里 IRS 先置0 释放总线，后续全部配置完毕 再置1 启用I2C模块I2caRegs.I2CMDR.bit.IRS = 0;     // 0: I2C模块处于重置/禁用状态。当该位清除到0时，所有状态位（在I2CSTR中）都设置为其默认值。 1:I2C模块被启用。I2caRegs.I2CMDR.bit.BC = 0;      // 定义数据字节中的比特数（1到8）0:8bit   1~7: 1~7 bitI2caRegs.I2CMDR.bit.CNT = 1;     // 0:TARGET模式：I2C模块从控制器接收串行时钟   1:CONTROLLER模式：I2C模块作为控制器，在SCL引脚上生成串行时钟  I2caRegs.I2CMDR.bit.DLB = 0;     // 0:关闭数字回环模式  1：开启// 数字环回模式 DLB 下，从I2CDXR接收的数据会在n个设备周期之后，通过内部路径传输到I2CDRR。其中n = ((I2C输入时钟频率/模块时钟频率) x 8)。I2caRegs.I2CMDR.bit.FDF = 0;     // 0:禁用自由数据格式模式，传输使用由XA位选择的7-/10-bit寻址格式 1:启用自由数据格式模式，传输使用自由数据（无地址）格式，//但此 FDF 格式在数字回环模式（DLB=1）下不受支持。I2caRegs.I2CMDR.bit.FREE = 1;    // O:执行非FREE自由行为   1:I2C模块自由运行，即在断点发生时继续操作   /*   非FREE自由行为:当I2C模块为CONTROLLER时：如果SCL在断点发生时为低，I2C模块立即停止并保持驱动SCL低，无论I2C模块是发送器还是接收器。如果SCL为高，I2C模块会等待SCL变低然后停止。当I2C模块为TARGET时：断点会强制I2C模块在当前传输/接收完成后停止。*///I2caRegs.I2CMDR.bit.NACKMOD      // 仅在I2C模块作为接收器时适用 // 目标接收器或控制器接收器模式下，I2C模块在下一个确认周期中向发送器发送NACK位。一旦NACK位被发送，NACKMOD位会被清除。// 若要在下一个确认周期中发送NACK位，必须在最后一个数据位的上升沿之前设置NACKMOD位。I2caRegs.I2CMDR.bit.RM = 0;        // 0：非重复模式 1:重复模式/*非重复模式：数据计数值寄存器（I2CCNT）决定I2C模块接收或传输的字节数。重复模式  ：每次向I2CDXR寄存器写入时都会传输一个数据字节（或在FIFO模式下，直到传输FIFO为空），直到STP位被手动设置。此时I2CCNT的值被忽略。*/I2caRegs.I2CMDR.bit.STB = 0;       // 0:I2C模块不在START字节模式  1:I2C模块在START字节模式/**  当设置START条件位（STT）时，I2C模块不仅仅生成一个START条件，还会生成：一个START条件 / 一个START字节（0000 0001b）/ 一个虚拟的应答时钟脉冲 /一个重复的START条件然后，I2C模块正常发送在I2CTAR中的目标地址。*/// I2C模块在I2CSTR[SCD]位设置后才清除该位。为避免干扰I2C状态机，用户必须等待该 STP 位清除后再发起新消息。I2caRegs.I2CMDR.bit.STP = 0;       // 0:STP在停止条件生成后自动清除  1:STP由设备设置以在I2C模块内部数据计数器减到0时生成停止条件。// STT 启动条件位，仅在I2C模块为控制器时适用// I2caRegs.I2CMDR.bit.STT = 1;      // 0:STT在启动条件生成后会自动清除 1: 导致I2C模块在I2C总线上生成启动条件//I2caRegs.I2CMDR.bit.TRX = 1;     // 0:接收模式。此时 I2C 模块为接收器，并在SDA 引脚上接收数据。  1:发射模式//I2caRegs.I2CMDR.bit.XA 

I2CCNT 寄存器配置：

数据计数值：I2CCNT表示要传输或接收的数据字节数。

    // I2caRegs.I2CCNT   // 表示要传输或接收的数据字节数 如果指定了STOP条件（STP=1），则在每个字节发送后，I2CCNT将递减，直到达到零，此时将生成STOP条件。//  Oh (RW) = 数据计数值为65536 / 1h (RW) = 数据计数值为1 / 2h (RW) = 数据计数值为2 / FFFFh (R/W) = 数据计数值为65535

I2CDRR 和 I2CDXR寄存器配置：

 一个接收数据寄存器 一个发送数据寄存器

    //I2caRegs.I2CDRR.bit.DATA         // [只读] I2C 接收的数据 bit//I2caRegs.I2CDXR.bit.DATA         //  I2C 传输的数据 bit

I2CEMDR 寄存器配置：

3220页：

    //I2caRegs.I2CEMDR.bit.BC = 0 ;    // BC 影响在目标发射机模式下，I2CSTR寄存器中传输状态位（XRDY和XSMT）的计时I2caRegs.I2CEMDR.bit.ECS = 0;    // 0：禁用扩展自动时钟拉伸功能。 1：启用扩展自动时钟拉伸功能。启用后，当I2C目标在每次ACK/NACK周期后自动拉伸时钟。I2caRegs.I2CEMDR.bit.FCM = 0;    // 前向兼容模式。此位编程后，仅在Tx数据请求时启用Tx请求功能，而不管Tx缓冲区的数据状态如何，适用于非FIFO模式。// 此FCM 寄存器会影响XRDY行为，因此需要在释放IRS（I2CMDR[5]）后设置。I2caRegs.I2CEMDR.bit.MCS = 0;    // 0:禁用手动时钟拉伸，SCL线被拉高。 1:启用手动时钟拉伸，SCL线被拉低，允许软件控制时钟拉伸。//当SCLKEY不是0xA时，手动时钟拉伸模式将保持禁用。I2caRegs.I2CEMDR.bit.NACK_CM = 0; // 0: 当NACK在控制器传输模式（Controller Transmitter mode）中被接收时，NACK位和NACK中断会被触发。// 1: 当NACK在控制器传输模式和目标传输模式（Target Transmitter mode）中都被接收时，NACK位和NACK中断会被触发。I2caRegs.I2CEMDR.bit.SCLKEY = 0; //初始值为0h。当需要启用扩展自动/手动模式下的时钟（SCL）拉伸功能时，需要写入0xA这个键值。// 如果SCLKEY 写入其他值，则无法启用扩展自动/手动模式下的时钟拉伸功能

I2CFFRX 寄存器配置： 

3225页：

    //I2caRegs.I2CFFRX.bit.RXFFIENA = 1; // 接收FIFO中断使能位。0:RXFFINT标志位设置时不会生成中断。 1:RXFFINT标志位设置时会生成中断。//I2caRegs.I2CFFRX.bit.RXFFIL =      // 管理接收FIFO的中断级别//I2caRegs.I2CFFRX.bit.RXFFINT       // [只读] 0：接收FIFO中断条件未发生 1：接收FIFO中断条件已发生。  //I2caRegs.I2CFFRX.bit.RXFFINTCLR = 1;  // 0：写入零没有效果，读取返回零。 写入1可以清除RXFFINT标志。I2caRegs.I2CFFRX.bit.RXFFRST = 1;  // 复位//I2caRegs.I2CFFRX.bit.RXFFST        // [只读] “xxxxx”表示接收FIFO包含xxxxx字节的数据。 “00000”表示接收FIFO为空。

 I2CFFTX 寄存器配置：

 手册3224

    I2caRegs.I2CFFTX.bit.I2CFFEN = 1;  //使能 0: 禁用FIFO 1：启用FIFO//I2caRegs.I2CFFTX.bit.TXFFIENA      // 0:TXFFINT标志位被禁用，即使被设置也不会产生中断。 1:TXFFINT标志位被启用，一旦设置就会产生中断。//I2caRegs.I2CFFTX.bit.TXFFIL        // 设置发送中断标志的状态级别//当TXFFST4-0位达到等于或小于这些位值时，TXFFINT标志将被设置。如果TXFFIENA位被设置将产生一个中断。由于I2C具有16级发送FIFO，这些位不能配置为超过16级FIFO的中断。//I2caRegs.I2CFFTX.bit.TXFFINT       // [只读] 0: 表示传输FIFO中断条件尚未发生。 1:表示传输FIFO中断条件已经发生。//I2caRegs.I2CFFTX.bit.TXFFINTCLR    // 写0无效  写1 传输FIFO中断标志清除I2caRegs.I2CFFTX.bit.TXFFRST = 1;  //复位//I2caRegs.I2CFFTX.bit.TXFFST        // [只读] 传输FIFO状态 xxxxx：表示传输FIFO中包含xxxxx字节。 /  00000：表示传输FIFO为空

I2CIER 寄存器配置：

3205页：

    //I2caRegs.I2CIER.bit.AAT = 1;       // 目标中断使能（TARGET interrupt enable）  0:表示中断请求被禁用。  1:表示中断请求被启用。//I2caRegs.I2CIER.bit.ARBL = 1;      // 仲裁丢失中断使能        0:表示中断请求禁用   1:表示中断请求启用。//I2caRegs.I2CIER.bit.ARDY = 1;      // 使能寄存器访问就绪中断  0:表示中断请求禁用   1:表示中断请求启用。//I2caRegs.I2CIER.bit.NACK = 1;      // 无确认中断使能           0:表示中断请求禁用   1:表示中断请求启用。//I2caRegs.I2CIER.bit.RRDY = 1;      // 接收数据准备好中断使能位 0:表示中断请求禁用   1:表示中断请求启用。//I2caRegs.I2CIER.bit.SCD = 1;       // 停止条件检测中断使能（Stop condition detected interrupt enable） 0:表示中断请求禁用   1:表示中断请求启用。//I2caRegs.I2CIER.bit.SCL_ECS = 1;   // SCL扩展自动时钟拉伸中断使能  0:表示中断请求禁用   1:表示中断请求启用。//I2caRegs.I2CIER.bit.XRDY = 1;      // 传输数据就绪中断        0:表示中断请求禁用   1:表示中断请求启用。

 I2CISRC 寄存器配置：

3220

    //I2caRegs.I2CISRC.bit.INTCODE       // [只读] 指示产生I2C中断的事件/**  Oh (RW) = 无                     5h (RW) = 发送数据准备好1h (RW) = 仲裁丢失               6h (RW) = 停止条件检测到2h (RW) = 未确认条件检测到        7h (RW) = 被寻址为TARGET3h (RW) = 寄存器准备好被访问      8h (RW) = 扩展自动时钟拉伸4h (RW) = 接收数据准备好* *///I2caRegs.I2CISRC.bit.WRITE_ZEROS   // 这些保留的比特位应始终写为零

 I2COAR 寄存器配置：

 I2CSTR 寄存器配置：

 3205:

   //I2caRegs.I2CSTR.bit.AAT           // [只读] 1:I2C模块已识别其自身的目标地址或所有零地址（通用呼叫） /*在7位寻址模式下，接收到NACK、STOP条件或重复的START条件时，AAT位被清除。在10位寻址模式下，接收到NACK、STOP条件或通过不同于I2C外设自身目标地址的目标地址时，AAT位被清除。*///I2caRegs.I2CSTR.bit.AD0           // [只读] 0:表示ADO已被启动或停止条件清除。 1:表示检测到全零地址（通用呼叫）。//I2caRegs.I2CSTR.bit.ARBL          // [只读] 仲裁丢失中断标志位，仅在I2C模块作为控制器-发送器时适用。//I2caRegs.I2CSTR.bit.ARDY          // [写1清零] 寄存器访问就绪中断标志位，仅在I2C模块处于控制器模式时适用。当ARDY置位时，表示I2C模块寄存器已准备好被访问/*在非重复模式（RM=0在I2CMDR中）：如果STP=0，当内部数据计数器减到0时，ARDY位被置位；如果STP=1，ARDY不受影响，I2C模块在计数器达到0时生成STOP条件。在重复模式（RM=1）：每个字节从I2CDXR传输结束时，ARDY被置位。手动清零ARDY，通过向该位写1实现。*///I2caRegs.I2CSTR.bit.BB            // [只读] 表示I2C总线是否忙碌或可用于另一个数据传输 Oh：表示总线空闲。 1h：表示总线忙碌。//I2caRegs.I2CSTR.bit.BYTESENT      // [可读 / 写1清零] 0：I2C模块尚未完成传输下一个数据字节。 1：I2C模块已完成一个字节的传输。//I2caRegs.I2CSTR.bit.NACK          // [可读 / 写1清零] 无确认中断标志位。O:该位的状态表示ACK接收/NACK未接收。1:硬件检测到无确认（NACK）位已被接收。//NACK指示I2C模块是否检测到确认位（ACK）或无确认位（NACK）。//I2caRegs.I2CSTR.bit.NACKSNT       // [可读 / 写1清零] 0:NACK未发送 //I2caRegs.I2CSTR.bit.RRDY          // [可读 / 写1清零] 1 :I2CDRR已准备好，表示数据已从I2CRSR复制到I2CDRR。//当I2C模块不在FIFO模式时，RRDY表示数据接收寄存器（I2CDRR）已经准备好读取，因为数据已从接收移位寄存器（I2CRSR）复制到I2CDRR。//I2caRegs.I2CSTR.bit.RSFULL        // [只读]   检测到没有溢出时，RAW位为0； 当检测到溢出时，RAW位为1。//RSFULL用于指示接收过程中发生的溢出条件。当新的数据被接收进移位寄存器（I2CRSR），而旧数据尚未从接收寄存器（I2CDRR）读取时，就会发生溢出。//I2caRegs.I2CSTR.bit.SCD           // [可读 / 写1清零] 停止条件检测位  1：表示I2C总线上已检测到停止条件。//I2caRegs.I2CSTR.bit.SCL_ECS       // [可读 / 写1清零] 0:当该位为0时，SCL线被拉高。 1:在ACK或NACK阶段后，SCL线被拉低。在扩展自动时钟拉伸模式下，SCL线被拉低。  //I2caRegs.I2CSTR.bit.TDIR          // [可读 / 写1清零] 目标方向位  0:I2C不被视为目标发射器  1:I2C被视为目标发射器。//I2caRegs.I2CSTR.bit.XRDY          // [只读] 传输数据准备中断标志位 0:表示之前的数据已从I2CDXR复制到传输移位寄存器（I2CXSR） 1:XRDY仅在需要下一数据时置位，并在写入I2CDXR时清除//I2caRegs.I2CSTR.bit.XSMT          // [只读] 0:检测到下溢（为空）  1: 未检测到下溢（不为空）//下溢发生在发射移位寄存器（I2CXSR）为空，但数据发射寄存器（I2CDXR）自上次I2CDXR-to-I2CXSR传输以来未加载时。

I2CTAR 寄存器配置：

    I2caRegs.I2CTAR.all=0x0050;/*在7位寻址模式（I2CMDR中的XA = 0）下：00h-7Fh位的6-0位提供I2C模块在控制器传输模式时发送的7位目标地址。将位9-7写为0。在10位寻址模式（I2CMDR中的XA = 1）下：000h-3FFh位的9-0位提供I2C模块在控制器传输模式时发送的10位目标地址。重置类型为SYSRSn。*/

整体寄存器相关代码配置：

// 初始化I2Ca / SYSTICK 150MHz / I2CCLK 400 k /
void Init_I2CA(void)
{EALLOW;PieVectTable.I2CA_INT = &I2Ca_ISr;  // 链接 中断服务函数的 函数名称地址EDIS;//这里 IRS 先置0 释放总线，后续全部配置完毕 再置1 启用I2C模块I2caRegs.I2CMDR.bit.IRS = 0;     // 0: I2C模块处于重置/禁用状态。当该位清除到0时，所有状态位（在I2CSTR中）都设置为其默认值。 1:I2C模块被启用。I2caRegs.I2CTAR.all=0x0050;/*在7位寻址模式（I2CMDR中的XA = 0）下：00h-7Fh位的6-0位提供I2C模块在控制器传输模式时发送的7位目标地址。将位9-7写为0。在10位寻址模式（I2CMDR中的XA = 1）下：000h-3FFh位的9-0位提供I2C模块在控制器传输模式时发送的10位目标地址。重置类型为SYSRSn。*//*I2caRegs.I2CMDR.bit.BC = 0;      // 定义数据字节中的比特数（1到8）0:8bit   1~7: 1~7 bitI2caRegs.I2CMDR.bit.CNT = 1;     // 0:TARGET模式：I2C模块从控制器接收串行时钟   1:CONTROLLER模式：I2C模块作为控制器，在SCL引脚上生成串行时钟I2caRegs.I2CMDR.bit.DLB = 0;     // 0:关闭数字回环模式  1：开启// 数字环回模式 DLB 下，从I2CDXR接收的数据会在n个设备周期之后，通过内部路径传输到I2CDRR。其中n = ((I2C输入时钟频率/模块时钟频率) x 8)。I2caRegs.I2CMDR.bit.FDF = 0;     // 0:禁用自由数据格式模式，传输使用由XA位选择的7-/10-bit寻址格式 1:启用自由数据格式模式，传输使用自由数据（无地址）格式，//但此 FDF 格式在数字回环模式（DLB=1）下不受支持。I2caRegs.I2CMDR.bit.FREE = 1;    // O:执行非FREE自由行为   1:I2C模块自由运行，即在断点发生时继续操作*//*   非FREE自由行为:当I2C模块为CONTROLLER时：如果SCL在断点发生时为低，I2C模块立即停止并保持驱动SCL低，无论I2C模块是发送器还是接收器。如果SCL为高，I2C模块会等待SCL变低然后停止。当I2C模块为TARGET时：断点会强制I2C模块在当前传输/接收完成后停止。*///I2caRegs.I2CMDR.bit.NACKMOD      // 仅在I2C模块作为接收器时适用// 目标接收器或控制器接收器模式下，I2C模块在下一个确认周期中向发送器发送NACK位。一旦NACK位被发送，NACKMOD位会被清除。// 若要在下一个确认周期中发送NACK位，必须在最后一个数据位的上升沿之前设置NACKMOD位。//I2caRegs.I2CMDR.bit.RM = 0;        // 0：非重复模式 1:重复模式/*非重复模式：数据计数值寄存器（I2CCNT）决定I2C模块接收或传输的字节数。重复模式  ：每次向I2CDXR寄存器写入时都会传输一个数据字节（或在FIFO模式下，直到传输FIFO为空），直到STP位被手动设置。此时I2CCNT的值被忽略。*///I2caRegs.I2CMDR.bit.STB = 0;       // 0:I2C模块不在START字节模式  1:I2C模块在START字节模式/**  当设置START条件位（STT）时，I2C模块不仅仅生成一个START条件，还会生成：一个START条件 / 一个START字节（0000 0001b）/ 一个虚拟的应答时钟脉冲 /一个重复的START条件然后，I2C模块正常发送在I2CTAR中的目标地址。*/// I2C模块在I2CSTR[SCD]位设置后才清除该位。为避免干扰I2C状态机，用户必须等待该 STP 位清除后再发起新消息。//I2caRegs.I2CMDR.bit.STP = 0;       // 0:STP在停止条件生成后自动清除  1:STP由设备设置以在I2C模块内部数据计数器减到0时生成停止条件。// STT 启动条件位，仅在I2C模块为控制器时适用//I2caRegs.I2CMDR.bit.STT = 1;     // 0:STT在启动条件生成后会自动清除 1: 导致I2C模块在I2C总线上生成启动条件//I2caRegs.I2CMDR.bit.TRX = 1;     // 0:接收模式。此时 I2C 模块为接收器，并在SDA 引脚上接收数据。  1:发射模式//I2caRegs.I2CMDR.bit.XA//  SYSTICK 150MHz ---> IIC 10Mhz//  150MHz / (14 + 1 ) = 10MhzI2caRegs.I2CPSC.all=14; // PSC > 1   d = 5// 设定I2C 时钟线频率  10MHz / (10 + d) + (5 + d) = 400 kI2caRegs.I2CCLKH=5;I2caRegs.I2CCLKL=10;I2caRegs.I2CCNT = I2C_NUMBYTES;   // 表示要传输或接收的数据字节数 如果指定了STOP条件（STP=1），则在每个字节发送后，I2CCNT将递减，直到达到零，此时将生成STOP条件。//  Oh (RW) = 数据计数值为65536 / 1h (RW) = 数据计数值为1 / 2h (RW) = 数据计数值为2 / FFFFh (R/W) = 数据计数值为65535//I2caRegs.I2CDRR.bit.DATA         // [只读] I2C 接收的数据 bit//I2caRegs.I2CDXR.bit.DATA         //  I2C 传输的数据 bit//I2caRegs.I2CEMDR.bit.BC = 0 ;      // BC 影响在目标发射机模式下，I2CSTR寄存器中传输状态位（XRDY和XSMT）的计时I2caRegs.I2CEMDR.bit.ECS = 0;      // 0：禁用扩展自动时钟拉伸功能。 1：启用扩展自动时钟拉伸功能。启用后，当I2C目标在每次ACK/NACK周期后自动拉伸时钟。I2caRegs.I2CEMDR.bit.FCM = 0;      // 前向兼容模式。此位编程后，仅在Tx数据请求时启用Tx请求功能，而不管Tx缓冲区的数据状态如何，适用于非FIFO模式。// 此FCM 寄存器会影响XRDY行为，因此需要在释放IRS（I2CMDR[5]）后设置。I2caRegs.I2CEMDR.bit.MCS = 0;      // 0:禁用手动时钟拉伸，SCL线被拉高。 1:启用手动时钟拉伸，SCL线被拉低，允许软件控制时钟拉伸。//当SCLKEY不是0xA时，手动时钟拉伸模式将保持禁用。I2caRegs.I2CEMDR.bit.NACK_CM = 0;  // 0: 当NACK在控制器传输模式（Controller Transmitter mode）中被接收时，NACK位和NACK中断会被触发。// 1: 当NACK在控制器传输模式和目标传输模式（Target Transmitter mode）中都被接收时，NACK位和NACK中断会被触发。I2caRegs.I2CEMDR.bit.SCLKEY = 0;   //初始值为0h。当需要启用扩展自动/手动模式下的时钟（SCL）拉伸功能时，需要写入0xA这个键值。// 如果SCLKEY 写入其他值，则无法启用扩展自动/手动模式下的时钟拉伸功能//I2caRegs.I2CFFRX.bit.RXFFIENA = 1; // 接收FIFO中断使能位。0:RXFFINT标志位设置时不会生成中断。 1:RXFFINT标志位设置时会生成中断。//I2caRegs.I2CFFRX.bit.RXFFIL =      // 管理接收FIFO的中断级别//I2caRegs.I2CFFRX.bit.RXFFINT       // [只读] 0：接收FIFO中断条件未发生 1：接收FIFO中断条件已发生。I2caRegs.I2CFFRX.bit.RXFFINTCLR = 1;  // 0：写入零没有效果，读取返回零。 写入1可以清除RXFFINT标志。I2caRegs.I2CFFRX.bit.RXFFRST = 1;  // 复位//I2caRegs.I2CFFRX.bit.RXFFST        // [只读] “xxxxx”表示接收FIFO包含xxxxx字节的数据。 “00000”表示接收FIFO为空。I2caRegs.I2CFFTX.bit.I2CFFEN = 1;  //使能 0: 禁用FIFO 1：启用FIFO//I2caRegs.I2CFFTX.bit.TXFFIENA      // 0:TXFFINT标志位被禁用，即使被设置也不会产生中断。 1:TXFFINT标志位被启用，一旦设置就会产生中断。//I2caRegs.I2CFFTX.bit.TXFFIL        // 设置发送中断标志的状态级别//当TXFFST4-0位达到等于或小于这些位值时，TXFFINT标志将被设置。如果TXFFIENA位被设置将产生一个中断。由于I2C具有16级发送FIFO，这些位不能配置为超过16级FIFO的中断。//I2caRegs.I2CFFTX.bit.TXFFINT       // [只读] 0: 表示传输FIFO中断条件尚未发生。 1:表示传输FIFO中断条件已经发生。//I2caRegs.I2CFFTX.bit.TXFFINTCLR    // 写0无效  写1 传输FIFO中断标志清除I2caRegs.I2CFFTX.bit.TXFFRST = 1;  //复位//I2caRegs.I2CFFTX.bit.TXFFST        // [只读] 传输FIFO状态 xxxxx：表示传输FIFO中包含xxxxx字节。 /  00000：表示传输FIFO为空//I2caRegs.I2CIER.bit.AAT = 1;       // 目标中断使能（TARGET interrupt enable）  0:表示中断请求被禁用。  1:表示中断请求被启用。//I2caRegs.I2CIER.bit.ARBL = 1;      // 仲裁丢失中断使能        0:表示中断请求禁用   1:表示中断请求启用。I2caRegs.I2CIER.bit.ARDY = 1;      // 使能寄存器访问就绪中断  0:表示中断请求禁用   1:表示中断请求启用。//I2caRegs.I2CIER.bit.NACK = 1;      // 无确认中断使能           0:表示中断请求禁用   1:表示中断请求启用。//I2caRegs.I2CIER.bit.RRDY = 1;      // 接收数据准备好中断使能位 0:表示中断请求禁用   1:表示中断请求启用。I2caRegs.I2CIER.bit.SCD = 1;       // 停止条件检测中断使能（Stop condition detected interrupt enable） 0:表示中断请求禁用   1:表示中断请求启用。//I2caRegs.I2CIER.bit.SCL_ECS = 1;   // SCL扩展自动时钟拉伸中断使能  0:表示中断请求禁用   1:表示中断请求启用。//I2caRegs.I2CIER.bit.XRDY = 1;      // 传输数据就绪中断        0:表示中断请求禁用   1:表示中断请求启用。//I2caRegs.I2CISRC.bit.INTCODE       // [只读] 指示产生I2C中断的事件/**  Oh (RW) = 无                     5h (RW) = 发送数据准备好1h (RW) = 仲裁丢失               6h (RW) = 停止条件检测到2h (RW) = 未确认条件检测到        7h (RW) = 被寻址为TARGET3h (RW) = 寄存器准备好被访问      8h (RW) = 扩展自动时钟拉伸4h (RW) = 接收数据准备好* *///I2caRegs.I2CISRC.bit.WRITE_ZEROS   // 这些保留的比特位应始终写为零I2caRegs.I2COAR.all = I2C_OWN_ADDRESS;/*在7位寻址模式（XA = 0 在I2CMDR）下：00h-7Fh位的6-0位提供I2C模块的7位目标地址。9-7位写0。在10位寻址模式（XA = 1 在I2CMDR）下：000h-3FFh位的9-0位提供I2C模块的10位目标地址。* *///I2caRegs.I2CSTR.bit.AAT           // [只读] 1:I2C模块已识别其自身的目标地址或所有零地址（通用呼叫）/*在7位寻址模式下，接收到NACK、STOP条件或重复的START条件时，AAT位被清除。在10位寻址模式下，接收到NACK、STOP条件或通过不同于I2C外设自身目标地址的目标地址时，AAT位被清除。*///I2caRegs.I2CSTR.bit.AD0           // [只读] 0:表示ADO已被启动或停止条件清除。 1:表示检测到全零地址（通用呼叫）。//I2caRegs.I2CSTR.bit.ARBL          // [只读] 仲裁丢失中断标志位，仅在I2C模块作为控制器-发送器时适用。//I2caRegs.I2CSTR.bit.ARDY          // [写1清零] 寄存器访问就绪中断标志位，仅在I2C模块处于控制器模式时适用。当ARDY置位时，表示I2C模块寄存器已准备好被访问/*在非重复模式（RM=0在I2CMDR中）：如果STP=0，当内部数据计数器减到0时，ARDY位被置位；如果STP=1，ARDY不受影响，I2C模块在计数器达到0时生成STOP条件。在重复模式（RM=1）：每个字节从I2CDXR传输结束时，ARDY被置位。手动清零ARDY，通过向该位写1实现。*///I2caRegs.I2CSTR.bit.BB            // [只读] 表示I2C总线是否忙碌或可用于另一个数据传输 Oh：表示总线空闲。 1h：表示总线忙碌。//I2caRegs.I2CSTR.bit.BYTESENT      // [可读 / 写1清零] 0：I2C模块尚未完成传输下一个数据字节。 1：I2C模块已完成一个字节的传输。//I2caRegs.I2CSTR.bit.NACK          // [可读 / 写1清零] 无确认中断标志位。O:该位的状态表示ACK接收/NACK未接收。1:硬件检测到无确认（NACK）位已被接收。//NACK指示I2C模块是否检测到确认位（ACK）或无确认位（NACK）。//I2caRegs.I2CSTR.bit.NACKSNT       // [可读 / 写1清零] 0:NACK未发送//I2caRegs.I2CSTR.bit.RRDY          // [可读 / 写1清零] 1 :I2CDRR已准备好，表示数据已从I2CRSR复制到I2CDRR。//当I2C模块不在FIFO模式时，RRDY表示数据接收寄存器（I2CDRR）已经准备好读取，因为数据已从接收移位寄存器（I2CRSR）复制到I2CDRR。//I2caRegs.I2CSTR.bit.RSFULL        // [只读]   检测到没有溢出时，RAW位为0； 当检测到溢出时，RAW位为1。//RSFULL用于指示接收过程中发生的溢出条件。当新的数据被接收进移位寄存器（I2CRSR），而旧数据尚未从接收寄存器（I2CDRR）读取时，就会发生溢出。//I2caRegs.I2CSTR.bit.SCD           // [可读 / 写1清零] 停止条件检测位  1：表示I2C总线上已检测到停止条件。//I2caRegs.I2CSTR.bit.SCL_ECS       // [可读 / 写1清零] 0:当该位为0时，SCL线被拉高。 1:在ACK或NACK阶段后，SCL线被拉低。在扩展自动时钟拉伸模式下，SCL线被拉低。//I2caRegs.I2CSTR.bit.TDIR          // [可读 / 写1清零] 目标方向位  0:I2C不被视为目标发射器  1:I2C被视为目标发射器。//I2caRegs.I2CSTR.bit.XRDY          // [只读] 传输数据准备中断标志位 0:表示之前的数据已从I2CDXR复制到传输移位寄存器（I2CXSR） 1:XRDY仅在需要下一数据时置位，并在写入I2CDXR时清除//I2caRegs.I2CSTR.bit.XSMT          // [只读] 0:检测到下溢（为空）  1: 未检测到下溢（不为空）//下溢发生在发射移位寄存器（I2CXSR）为空，但数据发射寄存器（I2CDXR）自上次I2CDXR-to-I2CXSR传输以来未加载时。I2caRegs.I2CMDR.bit.IRS = 1;     //启用I2CPieCtrlRegs.PIEIER8.bit.INTx1 = 1;  //I2C 中断使能 ，PIE Group 8IER |= M_INT8;//初始化 引脚GpioCtrlRegs.GPAPUD.bit.GPIO26 = 0;GpioCtrlRegs.GPAQSEL2.bit.GPIO26 = 3;GpioCtrlRegs.GPAGMUX2.bit.GPIO26 = 2;GpioCtrlRegs.GPAMUX2.bit.GPIO26 = 3;GpioCtrlRegs.GPAPUD.bit.GPIO27 = 0;GpioCtrlRegs.GPAQSEL2.bit.GPIO27 = 3;GpioCtrlRegs.GPAGMUX2.bit.GPIO27 = 2;GpioCtrlRegs.GPAMUX2.bit.GPIO27 = 3;}

I2C中断服务函数：

这个中断服务函数的存在目前只是为了不卡系统，但也不完整，别抄！：

 

测试效果图：

由于我没有IIC的从器件，所以测试效果没有任何参考性，原因如下：

1.官方例程测试效果与图中一致

2.我的程序测试效果与图中一致

3.与IIC无关程序测试效果与图中也是一致

完整工程下载：

本文不提供完整工程下载，可能会误人子弟