当前位置：首页 > news >正文

【电路笔记】-时序逻辑电路

news 来源：原创 2025/8/28 17:09:29

时序逻辑电路

时序逻辑电路使用触发器作为存储元件，其输出取决于输入状态。

与组合逻辑电路不同，组合逻辑电路的状态改变依赖于当时实际施加在输入端的信号，时序逻辑电路则内置了某种形式的固有“内存”。

这意味着时序逻辑电路能够考虑到之前的输入状态以及实际存在的输入状态，时序电路涉及到一种“之前”和“之后”的效果。

换句话说，“时序逻辑电路”的输出状态是以下三个状态的函数：“当前输入”、“过去输入”和/或“过去输出”。时序逻辑电路记住这些条件，并保持在当前状态，直到下一个时钟信号改变其中一个状态，给予时序逻辑电路“记忆”。

时序逻辑电路通常被称为双稳态器件，其输出可以设置在两个基本状态之一，逻辑电平“1”或逻辑电平“0”，并且将无限期地“锁存”（因此得名锁存器）在当前状态或条件下，直到应用其他输入触发脉冲或信号，这将导致双稳态再次改变其状态。

在这里插入图片描述

图1：时序逻辑表示

“时序”这个词意味着事情按照“序列”发生，一个接一个。在时序逻辑电路中，实际的时钟信号决定了接下来何时会发生事情。简单的时序逻辑电路可以由标准的双稳态电路构建，例如：触发器、锁存器和计数器，它们本身可以通过简单地以特定的组合方式连接通用NAND门和/或NOR门来制造，以产生所需的时序电路。

正如标准逻辑门是组合电路的构建块一样，双稳态锁存器和触发器是时序逻辑电路的基本构建块。可以构建时序逻辑电路来产生简单的边沿触发触发器或更复杂的时序电路，如存储寄存器、移位寄存器、存储器设备或计数器。无论如何，时序逻辑电路可以分为以下三个主要类别：

在这里插入图片描述

除了上述提到的两个逻辑状态，逻辑电平“1”和逻辑电平“0”，时序逻辑电路与组合逻辑电路的不同之处在于引入了第三个元素，即时间。一旦复位，时序逻辑电路会返回到其原始稳定状态，而具有循环或反馈路径的时序电路在本质上被称为“循环”。

我们现在知道，在时序电路中，只有在应用时钟信号时才会发生变化，这使得它同步；否则，电路是异步的，依赖于外部输入。为了保持当前状态，时序电路依赖于反馈，这发生在将一部分输出反馈到输入时，表现为：

在这里插入图片描述

图2：时序反馈环路

两个反相器或非门串联连接，输出端Q反馈到输入端。不幸的是，这种配置永远不会改变状态，因为输出将永远是相同的，要么是“1”，要么是“0”，它是永久设置的。然而，我们可以通过检查最基本的时序逻辑组件，即SR触发器，来了解反馈是如何工作的。

SR触发器，也称为SR锁存器，可以被认为是最基本的时序逻辑电路之一。这个简单的触发器基本上是一种具有两个输入的单比特记忆双稳态设备，一个输入将“设置”设备（意味着输出=“1”），标记为S，另一个输入将“重置”设备（意味着输出=“0”），标记为R。

然后，SR描述代表“设置-重置”。重置输入将触发器重置回其原始状态，输出Q将根据此设置/重置条件处于逻辑电平“1”或逻辑“0”。

基本的NAND门SR触发器电路提供从其两个输出到相反输入的反馈，并常用于存储单个数据位的内存电路中。然后，SR触发器实际上有三个输入，设置、重置和其当前输出Q与其当前状态或历史相关。

“触发器”一词与设备的实际操作有关，因为它可以被“翻转”到一种逻辑设置状态或“弹回”到相反的逻辑重置状态。

制作任何基本单比特设置-重置SR触发器的最简单方法是将一对交叉耦合的2输入NAND门连接在一起，如图所示，形成一个设置-重置双稳态，也称为低电平有效SR NAND门锁存器，这样每个输出都会反馈到另一个NAND门的输入。

该设备由两个输入组成，一个称为设置S，另一个称为重置R，以及两个相应的输出Q及其反相或互补Q（非Q），如下所示。基本的SR触发器

在这里插入图片描述

图3：基本的SR触发器

设置状态
考虑上图所示的电路。如果输入R处于逻辑电平“0”（R = 0）并且输入S处于逻辑电平“1”（S = 1），那么NAND门Y至少有一个输入处于逻辑“0”，因此，其输出 $\overline Q$ 必须处于逻辑电平“1”（NAND门原理）。输出