当前位置：首页 > news >正文

DE2115实现4位全加器和3-8译码器（FPGA)

news 来源：原创 2025/9/1 13:45:28

一、配置环境

1、Quartus 18.1安装教程

软件：Quartus	版本：Quartus 18.1
语言：英文	大小：5.78G
安装环境：Win11/Win10/Win8/Win7	硬件要求：CPU@2.0GHz 内存@4G(或更高）
下载通道①百度网盘丨64位下载链接： http://pan.baidu.com/s/1wYcHJkh2POLfLR7oohWzBw 提取码：h123

软件介绍

Quartus 是一款综合性PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL以及AHDL(Altera Hardware Description Language)等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。

安装步骤

下载安装文件之后，点击文件中的setup，进入安装界面，稍等一会儿。

选择【I accept the agreement】，点击Next。

修改路径地址中的首字符C可更改软件的安装位置

后面直接点Next，进入安装，等待时间会比较长.

1.1创建 Quartus 项目

打开 Quartus 软件。
点击 File -> New Project Wizard。
设置项目路径和项目名称（例如 four_bit_adder）。
选择目标器件：
- 在 Family 中选择 Cyclone IV E。
- 在 Device 中选择 EP4CE115F29C7（DE2-115 的 FPGA 型号）。
完成项目创建。

就欧克了

2、ModelSim安装教程

软件：ModelSim	版本：ModelSim-Intel FPGA Starter Edition 10.5b
语言：英文	大小：1.11G
安装环境：Win11/Win10/Win8/Win7	硬件要求：CPU@2.0GHz 内存@4G(或更高）
下载通道①百度网盘丨64位下载链接： http://pan.baidu.com/s/1wYcHJkh2POLfLR7oohWzBw 提取码：h123

软件介绍

ModelSim 是一种功能强大的硬件描述语言 (HDL，Hardware Description Language) 仿真和验证工具，可以单独仿真，也可以联合Quartus/ViIvado等软件联合仿真，仿真速度快，广泛应用于数字电路设计和验证领域。

安装步骤

下载安装文件之后，点击exe文件进入安装

点击Next，

accept后，点击Next，

修改路径地址中的首字符C可更改软件的安装位置（如：将C改为D表示安装到D盘），点击Next

完成安装之后退出，即可使用。

二、实现4位全加器

1、项目创建

打开 Quartus 软件。
点击 File -> New Project Wizard。
设置项目路径和项目名称（例如 four_bit_adder）。
选择目标器件：
- 在 Family 中选择 Cyclone IV E。
- 在 Device 中选择 EP4CE115F29C7（DE2-115 的 FPGA 型号）。
完成项目创建。

2. 编写 Verilog 代码

在 Quartus 中，点击 File -> New，选择 Verilog HDL File，然后点击 OK。
编写 4位全加器的 Verilog 代码。

4位全加器代码如下，

// 1-bit 全加器模块
module full_adder_1bit (input  A,input  B,input  Cin,output Sum,output Cout
);assign Sum  = A ^ B ^ Cin; // 和输出assign Cout = (A & B) | (Cin & (A ^ B)); // 进位输出
endmodule// 按键消抖模块
module debounce (input clk,      // 50MHz 时钟input key_in,   // 按键输入（KEY0）output reg key_out // 消抖后的稳定信号
);reg [19:0] counter; // 20ms 延时计数器（50MHz → 1_000_000 计数）always @(posedge clk) beginif (counter == 20'd1_000_000) beginkey_out <= key_in;  // 采样稳定后的按键值counter <= 0;end else begincounter <= counter + 1;endend
endmodule// 4-bit 全加器顶层模块
module four_bit_adder (input  clk,       // 时钟信号input  [3:0] A,    // 输入 A（SW3-SW0）input  [3:0] B,    // 输入 B（SW7-SW4）input  Cin_raw,    // 原始按键输入（KEY0）output [3:0] Sum,  // 和输出（LEDR3-LEDR0）output Cout        // 进位输出（LEDR4）
);wire Cin_stable;debounce debounce_inst (.clk(clk),       // 时钟信号.key_in(Cin_raw),.key_out(Cin_stable));wire [3:0] carry;full_adder_1bit fa0 (A[0], B[0], Cin_stable, Sum[0], carry[0]);full_adder_1bit fa1 (A[1], B[1], carry[0],   Sum[1], carry[1]);full_adder_1bit fa2 (A[2], B[2], carry[1],   Sum[2], carry[2]);full_adder_1bit fa3 (A[3], B[3], carry[2],   Sum[3], carry[3]);assign Cout = carry[3];
endmodule

3. 编译和综合

在 Quartus 中，点击 Processing -> Start Compilation，开始编译。

左下角是编译过程，

编译结果如下，

4. 引脚分配

打开引脚分配工具：
- 点击 Assignments -> Pin Planner。
根据 DE2-115 开发板的引脚定义，分配输入输出信号到具体的引脚。
- Cout 分配到另一个 LED（LEDR4）。
- Sum[3:0] 分配到 4 个 LED（LEDR3-LEDR0）。
- Cin 分配到一个按钮（KEY0）。
- B[3:0] 分配到另外 4 个拨码开关（SW7-SW4）。
- A[3:0] 分配到 4 个拨码开关（SW3-SW0）。

以下是具体的引脚分配表：

信号	引脚名称	硬件对应	方向	I/O 标准
`clk`	`PIN_Y2`	50MHz 时钟	Input	3.3-V LVTTL
`A[0]`	`PIN_AB28`	拨码开关 SW0	Input	3.3-V LVTTL
`A[1]`	`PIN_AC28`	拨码开关 SW1	Input	3.3-V LVTTL
`A[2]`	`PIN_AC27`	拨码开关 SW2	Input	3.3-V LVTTL
`A[3]`	`PIN_AD27`	拨码开关 SW3	Input	3.3-V LVTTL
`B[0]`	`PIN_AB26`	拨码开关 SW4	Input	3.3-V LVTTL
`B[1]`	`PIN_AD26`	拨码开关 SW5	Input	3.3-V LVTTL
`B[2]`	`PIN_AC26`	拨码开关 SW6	Input	3.3-V LVTTL
`B[3]`	`PIN_AB25`	拨码开关 SW7	Input	3.3-V LVTTL
`Cin_raw`	`PIN_M23`	按键 KEY0	Input	3.3-V LVTTL
`Sum[0]`	`PIN_G19`	LEDR0	Output	3.3-V LVTTL
`Sum[1]`	`PIN_F19`	LEDR1	Output	3.3-V LVTTL
`Sum[2]`	`PIN_E19`	LEDR2	Output	3.3-V LVTTL
`Sum[3]`	`PIN_F21`	LEDR3	Output	3.3-V LVTTL
`Cout`	`PIN_F18`	LEDR4	Output	3.3-V LVTTL

保存引脚分配。

5、4位全加器在DE2-115开发板的实现

下载程序到 FPGA

连接硬件：
- 使用 USB-Blaster 线连接 DE2-115 的 JTAG 接口。
- 打开开发板电源（电源开关位于右上角）。
打开编程工具：
- 点击 Tools -> Programmer。
配置编程文件：
- 点击 Add File，选择生成的 .sof 文件（路径：output_files/four_bit_adder.sof）。
- 确保 Program/Configure 选项被勾选。
下载程序：
- 点击 Start，等待进度条完成并显示 Programming Succeeded。

DE2115开发板上实现4位全加器前的基础测试

基础测试

基础测试-CSDN直播

测试用例

输入组合	预期输出	硬件验证方法
`A=0011`, `B=0101`, `Cin=0`	`Sum=1000`, `Cout=0`	SW3-SW0: 0011；SW7-SW4: 0101；KEY0弹起 → LEDR3亮，其余灭；LEDR4灭。
`A=1111`, `B=0001`, `Cin=0`	`Sum=0000`, `Cout=1`	SW3-SW0: 1111；SW7-SW4: 0001；KEY0弹起 → LEDR0-LEDR3全灭；LEDR4亮。
`A=1010`, `B=0101`, `Cin=1`	`Sum=0000`, `Cout=1`	SW3-SW0: 1010；SW7-SW4: 0101；KEY0按下 → LEDR0-LEDR3全灭；LEDR4亮。

DE2115开发板上实现4位全加器

对于第一组组合在开发板上进行验证

DE2115实现4位全加器

DE2115实现4位全加器-CSDN直播