SRAM 静态随机存取存储器
基本结构和工作原理：
- 核心单元：SRAM每个cell 由6 个晶体管 组成，形成一个双稳态触发器电路。
- 工作原理：这种电路结构由两个稳定的状态，分别代表逻辑“0”和逻辑“1”。只要保持通电，状态就会一直保持下去，不需要额外的操作。
- 读写过程：通过字线（Word line）和位线（bit line）。字线激活控制晶体管，从而通过位线读取数据或写入新数据。
主要特点
- 速度极快：由于是静态触发，访问速度很快，通常只需要几ns甚至更短，这取决于CMOS的开关速率。它是计算机中除寄存器外最快的内存。
- 无需刷新：数据只要通电就永久存在，不需要额外的刷新电路来定期维持数据。
- 功耗较高：静态时工功耗低，但是每个单元用了6个晶体管，集成度较低，总体功耗比DRAM大。
- 成本高，容量小：结构复杂，每个单元面积大，所以在相同芯片面积上能集成的容量比DRAM小，制造成本高。
主要应用
- CPU缓存
- CPU内部寄存器
- CPU网络设备、路由器的高速缓存以及其他对速度有要求的特定硬件中。
DRAM 动态随机存取存储器
基本结构和工作原理：
- 核心单元：DRAM 的每个存储位元通常只由1个晶体管和1个电容组成。
- 工作原理：电容：负责存储电荷。电容上有电荷代表“1”，无电荷代表“0”。晶体管：作为一个开关，控制对电容的读写访问。电容会漏电！即使保持通电，电容上的电荷也会在几毫秒（ms）内逐渐消失，导致数据丢失。为了解决漏电问题，必须定期（通常每 64ms 一次）对每个存储单元进行 “刷新” ——读取其数据并重新写入，以恢复电荷。
主要特点
- 速度较慢：由于需要复杂的地址复用、预充电和刷新操作，访问速度比 SRAM 慢得多，通常是几十纳秒
- 需要不断刷新：必须有额外的刷新电路持续工作，否则数据会丢失。
- 功耗较低：每个单元元件少，静态功耗低。但刷新操作会带来额外的动态功耗。
- 成本低，容量大：结构非常简单，集成度极高，可以用很低的成本制造出容量非常大的内存芯片（如单条 32GB 的 DDR5 内存条）。
主要应用
由于其高密度和低成本的特性，DRAM 被用作计算机的主内存（Main Memory）：
电脑的内存条（DIMM）：DDR3, DDR4, DDR5 等都是 DRAM 技术。
手机/平板的内存（LPDDR）：低功耗版本的 DRAM。
显卡的显存（GDDR）：图形专用版本的 DRAM，带宽极高。
软失效问题
软失效是电子系统中一种由高能粒子引起的暂时性数据错误，它不会损坏硬件，但可能导致系统功能异常或崩溃。随着集成电路工艺尺寸不断缩小（晶体管越来越小），运行电压越来越低，单个粒子就越容易引起比特翻转，这使得软失效成为一个日益严峻的挑战，尤其是在对可靠性要求极高的关键应用中。
DRAM 和 SRAM的软失效问题
DRAM 对软失效的敏感度远高于 SRAM，因此其软失效问题也更严重。 这也是为什么服务器等关键系统普遍使用带纠错功能的 ECC DRAM，而同样重要的 CPU 内部 SRAM 缓存（L1/L2/L3）则通过其他方式保障可靠性。
原因：
- 物理原理的根本差异（电容 vs. 晶体管）
- DRAM 的一个比特信息是由一个微小电容上的少量电荷表示的。这个电荷量极其微小（约几十个fF，电荷量在几万到几十万个电子之间）。一个高能粒子（如α粒子）撞击产生的电子-空穴对就足以“淹没”或“耗尽”这个电容上的电荷，从而导致数据从“1”翻转到“0”或反之。
- SRAM 的一个单元由6个晶体管组成，通过两个反向器的稳定状态来存储数据。要改变它的状态，需要向一个关键节点注入足够的电荷来克服晶体管的“驱动强度”，这所需的电荷量比DRAM高出一个数量级。因此，它更“坚固”，更不容易被粒子翻转。
- ** 单元密度和系统规模**
- 根据概率，比特数量越多，受到粒子撞击并发生错误的几率就越大。因此，在整个计算机系统中，DRAM是软错误的最大来源地。
解决方式：
- DRAM而言：ECC内存：这是服务器、工作站、数据中心等关键系统的标准配置。ECC（Error Correction Code）内存能够检测和纠正单位错误，检测双位错误，极大地提升了系统可靠性。没有ECC，现代服务器几乎无法稳定运行。
- SRAM而言：CPU内部的高速缓存（L1, L2, L3）基本都是SRAM。由于其对延迟的极致要求，通常不采用ECC（因为ECC校验会增加延迟）。在芯片设计阶段，采用更抗辐射的电路结构（如DICE单元）来设计关键的SRAM阵列（如寄存器文件、Tag RAM等）。
