二十一、流水线的冒险与处理

目录

• 总览：冒险的类型
• 1. 结构冒险 (Structural Hazard)
• 2. 数据冒险 (Data Hazard)
• 3. 控制冒险 (Control Hazard)
• 总结表

---

流水线的冒险（Hazard）是破坏流水线顺畅执行，导致流水线不得不停顿（Stall）或清空（Flush）的主要因素。处理这些冒险是流水线设计的核心挑战。我们将详细探讨三类冒险及其处理方法。

总览：冒险的类型

1. 结构冒险 (Structural Hazard)
   • 原因： 硬件资源竞争。两条指令在同一时钟周期需要访问同一个硬件部件。
2. 数据冒险 (Data Hazard)
   • 原因： 数据依赖性。一条指令需要另一条指令的计算结果，但该结果尚未产生或写回。
3. 控制冒险 (Control Hazard)
   • 原因： 指令流改变。主要由分支指令（如条件跳转、循环）引起，导致预取的指令无效。

---

1. 结构冒险 (Structural Hazard)

问题描述： 由于处理器资源不足，无法支持所有指令组合的重叠执行。

经典例子： 指令和数据共享单一存储器（冯·诺依曼结构）。

• 指令 I1 在 MEM 阶段访问数据存储器。
• 指令 I2 在 IF 阶段需要访问指令存储器。
• 如果两者是同一个存储器，就会发生访问冲突。

时空图表现（冲突时）：

指令 \ 周期	1	2	3	4	5
I1 (load)	IF	ID	EX	MEM	WB
I2		IF	ID	IF (Stall!)	EX
I3			IF	ID (Stall!)	IF

在周期4，I1和I2都需要访问存储器，硬件无法同时满足，导致I2的IF阶段必须停顿一个周期。

解决方案：

• 资源重复 (Resource Replication)：这是最根本的解决方法。
  • 使用分离的指令Cache和数据Cache（哈佛结构）：现代处理器普遍采用此方法，从根本上解决了存储器访问的结构冒险。
  • 使用多端口存储器：成本较高，但可以允许同时进行多次访问。
• 流水线停顿 (Stalling)：也称为产生一个“气泡（Bubble）”。当检测到冲突时，让后续指令停顿一个周期。简单但效率低下，现代高性能处理器通常通过精心设计来避免结构冒险。

---

2. 数据冒险 (Data Hazard)

问题描述： 指令之间存在数据依赖关系，下一条指令需要用到上一条指令的结果。

三种类型（以两条指令 I1 和 I2 为例）：

• RAW (Read After Write) - 写后读（真依赖）
  • I1 写入寄存器，I2 要读取该寄存器。这是最常见的数据冒险。
  • add s0, t0, t1
sub t2, s0, t3 # 需要s0的新值
• WAR (Write After Read) - 读后写（反依赖）
  • I1 读取寄存器，I2 要写入该寄存器。
  • 在按序发射的简单流水线中不会发生，因为读操作（ID阶段）总是在写操作（WB阶段）之前。
• WAW (Write After Write) - 写后写（输出依赖）
  • I1 和 I2 都要写入同一个寄存器。
  • 在按序发射的简单流水线中也不会发生，因为WB按顺序进行。

我们主要处理RAW冒险。 时空图表现如下，I2的ID阶段需要等待I1的结果：

指令 \ 周期	1	2	3	4	5
I1 (add)	IF	ID	EX	MEM	WB
I2 (sub)		IF	ID (需要s0)	EX	MEM

解决方案：

• 流水线停顿 (Stalling) / 插入气泡 (Bubbling)

  • 机制： 检测到数据依赖后，让硬件控制器暂停后续指令一个或多个周期（让它们重复ID阶段或插入空操作NOP），直到所需数据就绪。
  • 缺点： 严重降低性能。
  • 工具： 通常使用“直通”或“互锁”单元（Forwarding/Interlock Unit）来检测和产生停顿信号。

• 操作数前递 (Operand Forwarding) / 旁路 (Bypassing) ★★★ (最常用)

  • 核心思想： 为什么一定要等结果写回寄存器？将计算结果从其产生的地方（EX/MEM或MEM/WB流水线寄存器）直接回送到需要它的地方（ALU的输入端）。
  • 机制： 增加额外的数据通路和多路选择器（MUX）。
  • 例子： I1 在EX阶段末尾计算出s0的值，这个值存在EX/MEM寄存器中。I2 在EX阶段需要这个值。通过前递通路，可以将EX/MEM中的值直接送给I2的ALU输入，而无需等待I1的WB阶段。
  • 时空图表现（使用前递后）：

    指令 \ 周期	1	2	3	4	5
    I1 (add)	IF	ID	EX (产生s0)	MEM	WB
    I2 (sub)		IF	ID -> EX (前递获取s0)	MEM	WB

  • 注意： 前递无法解决所有情况，例如Load指令后紧跟需要使用该结果的指令（Load-Use Hazard）。因为数据在MEM周期结束时才从存储器中读出，此时下一条指令的EX阶段已经开始了。这种情况通常需要一次停顿+前递相结合。

• 编译器调度 (Compiler Scheduling)

  • 机制： 由编译器重新排列指令顺序，在存在依赖的指令之间插入不相关的指令。
  • 例子：
    原始代码（有冒险）:

    lw   s0, 0(t0)    # Load数据，周期长
    add  t2, s0, t3   # 必须等待lw
    addi t4, t4, 1
    

    编译器调度后:

    lw   s0, 0(t0)
    addi t4, t4, 1    # 不相关指令，填充延迟槽
    add  t2, s0, t3   # 此时lw的数据已就绪
    

---

3. 控制冒险 (Control Hazard)

问题描述： 分支指令（如beq, bne, j）改变程序流，导致已经预取并进入流水线的指令（分支目标之后的指令）可能无效。

问题根源： 分支指令的结果（是否跳转？跳转到哪里？）通常在ID阶段末期或EX阶段初期才能确定，但处理器在IF阶段就已经取回了下一条顺序指令。

时空图表现：

指令 \ 周期	1	2	3	4	5
I1 (beq ...)	IF	ID (确定跳转)	EX	MEM	WB
I2 (下一条指令)		IF	(无效指令!)
I3 (目标地址指令)				IF	ID

在周期2，I1在ID阶段计算出应该跳转，但此时I2已经被取指并进入流水线，必须被丢弃。

解决方案：

• 流水线停顿 (Stalling)

  • 机制： 一旦遇到分支指令，就暂停其后所有指令的取指，直到分支方向确定。这会产生固定的延迟，称为分支延迟槽（Branch Delay Slot）。
  • 缺点： 效率低。如果分支很多，性能损失严重。

• 分支预测 (Branch Prediction) ★★★ (现代处理器关键技​​术)

  • 核心思想： 猜！预测分支是否会跳转，并基于预测结果继续取指。
  • 类型：
    • 静态预测 (Static Prediction): 编译器或硬件采用简单策略。
      • 预测永远不跳转： 继续取顺序指令。简单，成功率约50%。
      • 预测总是跳转： 立即开始取目标地址的指令。
      • 基于操作码预测： 例如，循环结尾的bne通常预测为“跳转”。
    • 动态预测 (Dynamic Prediction): 硬件根据运行时历史行为进行预测。
      • 1位预测器： 记录上一次该分支是否跳转，这次就按上次的结果猜。
      • 2位饱和计数器预测器： 需要两次预测错误才会改变预测方向，更健壮。这是现代处理器的基本技术。
      • 分支目标缓冲区 (BTB): 一个缓存，存储分支指令的地址及其上次跳转的目标地址，可以同时预测分支方向和目标地址。
  • 预测错误恢复： 如果预测错误，必须清空（Flush） 流水线中所有错误的指令，并从正确的地址重新开始取指。这会带来惩罚（Penalty）。

• 延迟分支 (Delayed Branch)

  • 机制： 一种编译器技术。分支指令的效果（是否跳转）并不是立即生效，而是允许它后面的一条指令（位于“分支延迟槽”中的指令）总是被执行，无论分支是否发生。
  • 例子：

    beq  t0, t1, label  # 分支指令
    add  t2, t3, t4     # 延迟槽指令，总会被执行
    ...                 # 从这里开始，才是分支的目标或顺序下一条
    

  • 现状： 在现代复杂的超标量处理器中管理困难，已较少使用，但其思想影响深远。

总结表

冒险类型	根本原因	关键解决方案
结构冒险	硬件资源冲突	资源复制（分离Cache）、多端口硬件
数据冒险	数据依赖（RAW）	前递/旁路（主要）、停顿、编译器调度
控制冒险	指令流改变（分支）	分支预测（主要）、停顿

现代高性能处理器通过精妙的硬件设计（如前递网络、复杂的分支预测器、深缓冲区）和编译器优化，极大地缓解了这些冒险带来的性能损失，使得流水线能够接近理想的高吞吐率状态运行。